Micron: la refrigeración, no los chips, frena ahora la IA

El presidente y director de tecnología y producto de Micron Technology, Scott J. DeBoer, pronunció la conferencia «From Silicon Innovation to System Intelligence: Architecting the Next Wave of AI» en el foro principal del SEMICON Taiwan 2026, celebrado el 2 de septiembre en el centro de exposiciones de Nangang, en Taipéi. Su frase marcó el tono de la jornada: la IA se expande ahora a la velocidad de la memoria. Los avances técnicos de los últimos años han logrado sacar más eficiencia de cada bit y más ancho de banda de una capacidad fija, señaló, pero eso sigue siendo insuficiente frente a la demanda global de construcción de centros de datos: la memoria, advirtió, seguirá gravemente desabastecida durante varios años más.

Ancho de banda, capacidad, refrigeración: el triángulo de hierro de la IA

Para describir las tres dimensiones de un sistema de memoria, DeBoer recurrió a una analogía automovilística que, según dijo, se le ocurrió esa misma mañana. El ancho de banda es la potencia del motor: debe seguir subiendo para ofrecer las ganancias de cómputo que hoy se dan por sentadas. La capacidad es el depósito de combustible: cuando el ancho de banda escasea, el sistema no necesita mucha, pero a medida que el ancho de banda sube, la capacidad debe crecer al mismo ritmo, en un bucle que se retroalimenta. El tercer elemento, la refrigeración, son los neumáticos: por muy grande que sea el motor o lleno el depósito, un coche con las ruedas pinchadas no se mueve. Dijo que la gestión térmica ha cambiado radicalmente en el último año: a medida que el ancho de banda sube junto con los socios, evacuar el calor del sistema se ha convertido en el factor que determina, en última instancia, hasta dónde puede llegar ese ancho de banda. Las tres condiciones, insistió, deben cumplirse a la vez: eso es lo que realmente significa que «la IA se expande a la velocidad de la memoria».

Según DeBoer, la versión de la memoria de la ley de Moore sigue en una curva exponencial. En sus 30 años en el sector, ha visto a la DRAM atravesar 15 nodos de proceso, con un crecimiento cada vez más impulsado por rediseños de arquitectura que por el simple escalado geométrico, y augura varios saltos más de este tipo. La densidad de la DRAM de vanguardia es hoy tan alta que caben más de 1.500 condensadores DRAM en la anchura de un cabello humano. Trasladado a la escala de un automóvil: un Porsche de 1995, con 270 caballos, un precio de 60.000 dólares y un consumo de 23 millas por galón, hoy tendría casi 3 millones de caballos, costaría 5 dólares y consumiría 23.000 millas por galón.

Tres cuellos de botella sin resolver en el empaquetado avanzado

• La presión lateral sobre el empaquetado avanzado: introducir cada vez más datos en los chips lógicos a través de un número fijo de conexiones de entrada/salida por milímetro cuadrado aumenta constantemente la presión sobre la densidad de interconexión. La unión oblea a oblea (wafer-to-wafer bonding), ya estándar en NAND, debe extenderse a la DRAM, pero la manufacturabilidad y el control de proceso todavía requieren un trabajo considerable.
• La madurez de fabricación del hybrid bonding, el verdadero cuello de botella: esta técnica de unión híbrida se usa todavía a una escala relativamente pequeña en toda la industria; los procesos die-to-wafer, el apilamiento, la metrología y la física de la unión deben madurar considerablemente antes de lograr una unión fiable a muy alto volumen. La capacidad de fabricación a gran volumen va claramente por detrás hoy.
• La refrigeración, de detalle accesorio a diseño estructural: el calor generado por la lógica moderna no es uniforme, así que la DRAM debe diseñarse ahora caso por caso según el cliente y la aplicación, con rutas de refrigeración físicas integradas directamente en los chips y en los apilamientos 3D para llevar el calor desde la capa lógica inferior hasta la interfaz de refrigeración superior. DeBoer lo considera el reto fundamental para las hojas de ruta de ancho de banda de HBM4E, HBM5, HBM5E y la memoria vertical en los próximos cuatro o cinco años.

En los centros de datos, la HBM ocupa la cima de la pirámide de rendimiento, pero todo el sistema depende de mucho más que ella sola: los módulos DDR de alta densidad y los módulos DRAM de bajo consumo desempeñan hoy un papel mayor y más complejo, encargados de mover los modelos dentro y fuera de la memoria y de absorber las enormes necesidades de la caché de clave-valor (KV cache). Los SSD NAND de alto rendimiento, considerados por muchos un mal negocio hace apenas cuatro o cinco años, se han convertido en un motor inesperadamente grande de la demanda de los centros de datos. En el extremo (edge), la robótica y el sector automotriz también exigen alto ancho de banda, pero bajo restricciones de consumo y coste muy distintas, lo que añade presión a una escasez de DRAM ya severa por la construcción de centros de datos. Micron se ha comprometido públicamente a invertir unos 250.000 millones de dólares en la próxima década para ampliar fábricas en Estados Unidos, Taiwán, Singapur y Japón; pero DeBoer insistió en que su charla no trataba sobre esa expansión: la tarea más urgente a corto plazo es sacar más partido a la capacidad ya existente mediante innovación y eficiencia.

La memoria fija el precio de un token de IA

Muchos cuellos de botella del sistema no cambiarán pronto, explicó DeBoer, así que el margen de optimización está sobre todo en el ancho de banda de memoria y en cómo se aprovecha. Las mejoras de ancho de banda de la HBM —de HBM3E a las próximas HBM4 y HBM4E— han sido el principal motor de la caída de los costes de «tokenomics» de la IA en los últimos años, una curva que se extiende también a los teléfonos, a los dispositivos posteriores al smartphone y al sector automotriz. El siguiente paso es la HBM vertical, que apila la memoria directamente sobre el chip lógico para lograr un ancho de banda mucho mayor con menor capacidad, ideal para cargas de inferencia hambrientas de ancho de banda, aunque esta tecnología también depende de que madure el hybrid bonding. Acercar físicamente la memoria al cómputo, reduciendo la resistencia y las pérdidas de enrutado, también abarata el coste energético entre la HBM y la lógica. Sobre la interconexión óptica, DeBoer dijo centrarse menos en los enlaces de bastidor a bastidor que en las conexiones ópticas chip a chip entre HBM y GPU, un problema más difícil y con un horizonte más largo. Incluso el empaquetado de «fuerza bruta» —más HBM, más GPU, sistemas más grandes— reduce el coste por token. La propia DRAM avanza también hacia estructuras 3D; a diferencia de la NAND 3D, no duplicará su capacidad de un salto, pero debería bastar para sostener una década de crecimiento de bits.

Micron también está ampliando su fondo de capital riesgo centrado en IA para entrar antes en startups prometedoras, y a finales de agosto anunció los Micron Research Labs, un compromiso de 10.000 millones de dólares durante una década para trabajar con universidades, laboratorios nacionales y startups en investigación a un horizonte más largo que cualquier otro que la empresa haya financiado antes. DeBoer resumió la apuesta de Micron como una cadena completa: fabricación de obleas, colaboración con los fabricantes de equipos y codiseño a nivel de sistema con los clientes. La capacidad, dijo, acabará por ponerse al día; la tarea inmediata es exprimir al máximo lo que ya existe.

La refrigeración es como los neumáticos: por muy grande que sea el motor o lleno el depósito, si los neumáticos no tienen aire, el coche no se mueve.

Tres gigantes de la memoria, un mismo diagnóstico

La advertencia de DeBoer no es un caso aislado. Según el medio tecnológico taiwanés DigiTimes, directivos de Samsung Electronics y SK Hynix coincidieron, en ese mismo escenario del SEMICON Taiwan 2026, con Micron en que la HBM 2,5D tradicional, basada en interposer, se acerca a un techo de rendimiento, y en que la industria se está desplazando hacia el apilamiento vertical 3D y la unión a nivel de oblea para reducir el consumo de la transmisión y desbloquear más ancho de banda. En otro artículo, DigiTimes informó además de que Micron está explorando arquitecturas de «DRAM de acoplamiento estrecho» (tightly coupled DRAM) capaces de ofrecer más de diez veces el ancho de banda de la HBM con un consumo de energía por bit sustancialmente menor: una prueba de que la brecha creciente entre el rendimiento de los procesadores y el ancho de banda de memoria se trata ya, en toda la industria, como la restricción que limita hasta dónde puede escalar el cómputo de IA, y no como un discurso exclusivo de Micron.

¿Qué significa esto para las empresas españolas que dependen de capacidad de cómputo de IA —proveedores cloud, desarrolladores de software de IA, startups que alquilan GPU en la nube pública o en proveedores europeos? Un mercado de memoria «gravemente desabastecido» no es una advertencia abstracta: se traduce en plazos de entrega más largos y precios más altos para los servidores de IA y los módulos GPU equipados con HBM en cuanto se tensan los precios spot de la memoria. Asegurar contratos de suministro con antelación y reservar margen presupuestario para el encarecimiento resulta ahora más realista que pedir sobre la marcha. Y como la refrigeración se ha convertido en un cuello de botella estructural por derecho propio, la planificación térmica y eléctrica de los centros de datos y del hardware de IA en el borde (edge) pesa ya tanto como el propio chip.